Clik here to view.
一文带你了解Xilinx reVISION堆栈
简介赛灵思reVISION堆栈包括丰富的平台、算法和应用开发资源，支持最流行的神经网络，如AlexNet、GoogLeNet、SqueezeNet、SSD和FCN等。此外，该堆栈还提供库元素，包括预定义和优化的CNN网络层实现，这是构建定制神经网络（DNN(深度神经网络)/CNN(卷积神经网络)）所必需的。机器学习元素还配合一系列丰富的支持加速功能的OpenCV功能，满足计算机视觉处理要求。针对应用...
View ArticleClik here to view.
FPGA高速设计几条原则
作者： EAST FPGA那点事儿 最近有客户反馈用了V7，在时钟频率上也没有什么改善，其实有很多条条框框了，一起参考，希望对您有帮助！1. 大部分控制逻辑深度小于等于3，这样比较容易满足timing； 2. 这里的大部分逻辑是95%以上，只有很少的部分逻辑深度在4-6级； 3. 强烈建议使用BRAM和DSP内部的pipeline这样能够最大限度的改善timing； 4....
View ArticleClik here to view.
视频：使用 reVISION 实现的 4K60 密集光流算法
本视频演示将通过在可编程逻辑中以支持 60 帧每秒速率的 4K 分辨率运行业界一流的密集光流算法展示 Zynq Ultrascale+ MPSoC 的强大功能。
View ArticleClik here to view.
直击100Gbe险境： 基于FPGA硬件加速的BittWare StreamSleuth对抗100Gbps
作者：清风流云在过去的三十年中，以太网已经发展成为所有行业的统一通信基础架构。每天都有超过三百万的以太网端口在部署，覆盖从FE到100GbE的所有速度。企业和运营商在部署时通常会使用盒式的交换设备和堆叠和高密度机箱式交换机的组合，来应对以太网的不断演进。然而，在过去的几年中，以太网发展态势正在持续改变。随着数据中心以太网部署和创新都在以最快的速度进行着，数据中心的以太网端口部署趋于一致，无论是10G...
View Article请教Zynq芯片内PL与PS
我请教一下，对于Zynq-7000芯片的开发板，嵌入ARM核。我能不能像对 纯逻辑的芯片一样，只对Zynq芯片内PL部分编程，然后综合-实现-生成Bit流，最后下载到我的开发板，观察。那么，如果我只对Zynq内的PS部分即ARM 进行编程，没有用到 逻辑编程，能不能生成Bit流？ 那我的程序，是以什么的形式下载到开发板的呢？
View Articlexps 无法生成syetem.bit
xflow done! touch __xps/system_routed xilperl D:/Xilinx/14.7/ISE_DS/EDK/data/fpga_impl/observe_par.pl -error yes implementation/system.par Analyzing implementation/system.par Done!好像是166.7mhz...
View Article
![[LoliHouse] Princess-Session Orchestra - 15 [WebRip 1080p HEVC-10bit...](http://s2.loli.net/2025/04/09/QO618K72ytGZmDJ.webp)
